1  产品总体EMC方案设计 

一个产品的设计主要经历总体规格方案设计、详细设计、原理图设计、PCB设计、样机试装、摸底预测试、认证几个阶段。如果在前期设计阶段没有考虑EMC方面问题，往往是在在产品样机出来再进行EMC摸底测试，如果不能测试通过的,需要进行整改并对产品进行设计更改,常常会要进行较大改动。

  这个阶段产品电磁兼容出现问题原因比较多，如果是因为屏蔽问题往往会涉及结构模具改动，如果因为接口滤波问题就会对产品原理图进行改动，同时导致PCB的重新设计，还有可能会因为系统接地问题，那就会对整个产品系统重新做调整，重新设计。

这种通过研发后期测试发现问题然后再对产品进行测试修补法比较常见，但往往会导致企业产品不能及时取得认证而上市，并导致产品在EMC问题的解决上投入更多的费用。

EMC问题的解决在产品研发/生产环节中越靠前解决，费用越低，越往后费用越高。如下图所示。

 因此将电磁兼容设计融入产品研发流程就有了重要的意义。根据产品的特点，制订一系列EMC设计规范用来指导产品的开发和生产，防患于未然，是未来产品研发的必由之路。

1.1 产品EMC规格

这个阶段产品设计人员根据设计输入提出产品的EMC规格，作为EMC工程师下面进行把关检查的依据。

产品总体EMC规格

      

1.2 EMC设计方案 

在产品EMC设计方案阶段主要提出对产品总体硬件EMC设计方案,如:

电源接口的EMC处理措施,信号接口端子板的类型,LVDS电缆选型,主板或功能模块的屏蔽方案等提出详细的EMC设计与选型要求.

确保后续实施过程中能够重点关注注意这些要点。

EMC工程师依据检查列表进行把关检查。

 产品总体方案EMC设计检查列表

2  产品详细方案设计 

2.1 产品原理图设计规范及检查列表

 在产品原理图设计阶段主要对产品内部的硬件设计细节，主要是电源/主芯片/强辐射信号/敏感信号/接口电路/ESD电路/接地等预先考虑应对措施，是保证产品良好EMC性能的基础步骤，要给予足够的重视。

EMC工程师依据检查列表进行把关检查。

2.1.1原理图设计规范

2.1.1.1数字信号回路（包括时钟电路）的阻抗匹配和谐波控制

在满足电路对信号要求的情况下，使信号边沿尽可能缓，以降低谐波分量电平。一般做法是在信号输出端串联一个电阻R，此电阻与分布电容来对信号边沿进行控制；

同时，此电阻也可以用来进行阻抗匹配，一般器件的输出阻抗为十几个欧姆，而PCB板上的走线阻抗Z0范围为50～90欧姆，导致非常严重的失配，一般采用串联一个电阻的方式进行匹配，电阻的选择可以在10～51欧姆之间，并靠源端尽可能地近。对于辐射严重的场合，  可以尝试用磁珠代替电阻来进行谐波抑制。 

2.1.1.2差分信号的EMI辐射抑制

对于差分信号，如DDR的时钟、LVDS信号等，除了串联电阻进行阻抗匹配抑制差模辐射外，EMI主要表现为共模方式，所以此时可以在电路中串入共模抑制电感来降低辐射，采用共模电感会改变信号的相位。如下图：

2.1.1.3 PCB

板上引出线对地加适当的滤波电容，防止干扰信号从引出线辐射产品的电磁辐射源除了通过器件和PCB走线直接向外辐射外，还通过PCB上的引出线向外辐射，每一根引出线都是一个小型天线，因此在每一根引出线上对地加适当的滤波电容，对于抑制辐射有很大的作用，如果在电容前串联适当的磁珠会有更好的效果。

但要注意电容的容量要以不影响电路正常工作的信号为限。

2.1.1.4芯片的去藕滤波措施

数字芯片在工作时产生的高频开关噪声将沿电源线传播、辐射。滤波电容的主要功能就是提供一个低阻抗高频通路，将开关噪声以最短的路径短路到地。由于这是一个高频电流环路，会产生EMI辐射，因此滤波电容应尽可能靠近芯片的引脚，以减少环路面积，降低辐射。一般做法是每个电源引脚加一个100nF的电容。这些做法对于时钟等芯片尤其重要。 

 由于电容非理想器件，不同容量的电容对一定频段信号的滤波效果不同，在电容的谐振频率附近可得到最好的滤波效果，如下表所示。对于工作频率很高的器件，应采取多个不同容量电容并联使用。这样可以在很宽的频率范围内得到比较好的滤波效果，降低电源网络的高频开关噪声。 

2.1.1.5三端稳压器或开关式

DC/DC电压变换电路输入/输出端的滤波措施对于三端稳压器，尤其是LDO，输入/输出端必须有一定容量的去耦电容，否则电路可能工作不稳定，甚至产生自激振荡，建议用10uF以上电解电容加小容量的陶瓷电容并联使用，电流越大，容量越大。

对于DC/DC电压变换电路，由于其工作频率较高，脉冲电流大，要使用高频特性好的滤波电容，最好是大容量的陶瓷电容与电解电容并联使用，由于不同厂家型号器件特性不同，可以参考其规格书来选用滤波器件参数。为了防止开关脉冲电流串入系统其它部分引起干扰，此部分电路的输入端要用磁珠或电感与其它电路隔离。

 2.1.1.6信号输入端的ESD防护措施

 整机对外的信号接口必须具有防静电的保护措施，可以使用的器件有：

瞬态电压抑制器（TVS）、压敏电阻（MLV）、二极管（稳压二极管、肖特基二极管）、电容等。由于不同信号的频谱范围不同，对ESD器件的电容量有不同的限制，此外还需要考虑成本、寿命等其它特性，综合均衡来选取最合适的器件。其中TVS有更低的箝制电压、更低的漏电以及更快的响应速度，价格也最高。

2.1.1.7FLASH和EEROM的写保护，防ESD冲击丢失数据

 对于整机中储存程序和数据的FLASH和EEROM，由于工作时经常需要对其进行读写操作，当受到静电的冲击时，容易造成数据丢失。 将其写保护引脚用MCU控制，可以有效地保护芯片。

2.1.1.8 MCU及主芯片GPIO口的防干扰措施

在引脚上串联适当大小的电阻可以保护IO口免受冲击，在输入脚对地并接适当容量滤波电容，可以过滤干扰信号，防止误动作。

 2.1.1.9复位信号的滤波处理

因为复位信号在pcb上一般走线比较长，当出现静电冲击时，很容易受到干扰。因此应尽量保持复位信号线路的低阻抗，并在器件复位脚附近增加对地滤波电容。

2.1.2原理图设计EMC检查列表



       2.2 产品主PCB的EMC设计规范及检查列表

2.2.1 主板PCB设计的一般原则

 为了获得良好的EMC性能，主板元器件的布局及导线的布设是非常重要的。应遵循以下的一般性原则：

 2.2.1.1 布局 (Placement)    

首先，由于大部分输入输出端子及高频头的分布位置已经确定，根据剩余空间将主芯

片及配套的MEMORY的位置基本定下，再根据主芯片的功能管脚分布将其放置方向确定。

最后，根据电路的其它功能单元，对电路的全部元器件进行布局。 

在确定单元电路或元件的位置时要遵守以下原则： 

（1）将模拟电路与数字电路在pcb上大致分开，尽量不交错分布。

（2）将模拟小信号电路与大电流强信号大致分开，不要交错分布。 

       （3）将电源电路，特别是DC/DC电路原理模拟和小信号电路分开。 

（4）高频头的30V DC/DC升压电路远离高频头的输出部分，最好靠板边分布。

（5）以主芯片为中心，各功能单元呈星型分布，尽量使其各自地线自走一路不重合。

（6）尽可能缩短各高频元器件之间的连线，主要是主芯片、MEMORY、HIMI器件、DEMODULATOR等，以降低EMI辐射。 

（7）D类音频功放输出可按DC/DC电源电路布局，输入要靠近小信号区，方向不要弄错。

 （8）串联匹配电阻布局时候要靠近该信号的驱动端，距离一般不超过500MIL。

（9）集成电路的去耦电容应尽量靠近芯片的电源脚，高频最靠近为原则。使之与电源和地之间形成回路最短。

 2.2.1.2 布线 (Layout)

 布线的原则如下：

 （1）核心优先原则：例如DDR、RAM等核心部分应优先布线，类似信号传输线应提供专层、电源、地回路。其他次要信号要顾全整体，不可以和关键信号想抵触。

 （2）关键信号线优先：电源、模拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线。

 （3）环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的过孔，将双面信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。

 （4）串扰控制：串扰（CrossTalk）是指PCB上不同网络之间因较长的平行布线引起的

相互干扰，主要是由于平行线间的分布电容和分布电感的作用。

克服串扰的主要措施是：

A、加大平行布线的间距，遵循3W规则。

B、在平行线间插入接地的隔离线。

C、减少布线层与地平面的距离。

（5）高频信号线尽可能短，并远离其它信号线，中间用地线隔离，以免将信号藕合到其它线路上加重辐射。

（6）对于时钟线和高频信号线要根据其特性阻抗要求考虑线宽，做到阻抗匹配，避免加重辐射。

（7）成对出现的差分信号线，一般平行走线，尽量少打过孔，必须打孔时，应两线一同打孔，以做到阻抗匹配。 

 （8）双面板建议将焊接面作为地层并尽量保持其完整性，需要过渡布线的话可以将局部地小范围圈出布线，保持为岛型，保留周边地线的连续性。不建议大面积切割分区。

（9）避免高速信号线跨越隔缝，如果地层上有隔缝，则信号回流被迫绕过隔缝，从而增加了高频环路面积，这将产生严重后果。对于上升时间为3ns的数字信号，1cm长的隔缝就可能产生显著的影响。

（10）四层板的叠层方式推荐为：走线层（元件面）→地层→电源层→走线层（焊接面）。

 （11）对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。

（12）使用20H和3W规则。照一般典型印制板尺寸,20H一般为3mm左右。

（13）过孔会产生1到4nH的电感和0.3到0.8pF的电容，当布设高速信号线时，过孔应该被保持到最小。对于高速的并行线，如果的确需要过孔，应该确保每根信号线的过孔数一样。

（14）避免布线成直角转折，否则会产生耦合到相邻走线的电场辐射。因此，走线改变方向时应该采用45度的过渡走线，如下图所示。

 

 （15）在印制板上不允许有任何电气上没有连接并悬空的金属存在。例如悬空的铺铜、散热片、金属屏蔽罩、支架和板上没有利用的金属面等都应该就近接地线层。
 
       2.2.2  PCB的EMC设计检查列表

  

3  样机、EMC测试及认证

3.1 产品EMC样机试装 

在产品初样试装阶段，主要是对产品设计前期总体设计方案、详细设计方案、PCB布局设计以及结构模型等各个环节的EMC设计控制措施的检验，看看前期提出设计方案的执行程度；另外主要检查检查电路单板与结构之间的配合，是否还存在EMC隐患，提前发现问题，便于后续做产品正样的时候一起完善。

这个阶段主要是产品整机相关设计人员共同对产品样品进行检视评估，检查出加工问题以及产品的EMC隐患，以便后续摸底测试与改进版本时完善。

3.1.1  连接线的防辐射措施

接地电流流经接地线时，会产主传输线效应和天线效应。当线条长度为1／4波长时，可以表现出很高的阻抗，接地线实际上是开路的，接地线反而成为向外辐射的天线。

主PCB和液晶显示屏之间的LVDS电缆是一个重要的EMI辐射源。由于该电缆的屏蔽层是通过PCB板上的地线接地，这样就会使主PCB上产生的噪声电流通过电缆屏蔽层辐射出去，电缆屏蔽层就成了辐射天线。因此，屏蔽层和液晶屏背板之间应建立良好连接，可以用导电衬垫或铝箔将电缆的屏蔽层与屏蔽体良好接触。

设备内部PCB板之间的连线是骚扰的主要传播途径。

如果在电路上没有采取滤波等手段对信号进行处理或不能处理，则可以套上铁氧体磁环，以抑制其高频辐射。对于电磁骚扰较高的信号线，尽量在主板的信号端口加一些滤波措施，如铁氧体磁珠或RC滤波器等。

另外从电源板到电源开关的引线，往往是电源板上电磁噪声的辐射源。措施上，要尽量缩短该连线，或将该连线用铝箔贴到屏蔽体上或加上合适的铁氧体磁环。

此外，如果inverter的设计不良，电源到inverter的连接线也往往是强辐射源，可以参照电源线的方法处理。

       3.1.2  屏蔽罩的安装

屏蔽罩性能的好坏取决于孔缝尺寸及通过孔缝的电磁波波长。当孔缝尺寸大于λ/2时，电磁波便能无衰减地通过。随尺寸减小，孔缝对电磁波的衰减逐渐显现。

其次，屏蔽效果还和噪声源距离有关。当距离小于孔缝尺寸，屏蔽效能将降低。一般应避免孔缝大于λ/20，对于500MHz的信号，孔缝大约应小于3cm。因此，屏蔽罩的接地脚间距不能太大；下边缘距板距离越小越好；被屏蔽线路与屏蔽罩边缘要有一定距离。这些因素直接影响屏蔽效果。

3.1.3  机壳及金属件的接地

整机最好不要有悬浮的金属件，否则容易引入静电干扰。一般情况下都做接地处理。

机壳接地需采用导电泡棉密封，而金属件的接地采用导电铝箔，在不能采用导电铝箔的地方可考虑导电泡棉。

3.1.4  电路及结构的配合

电路板支架采用框架式的结构，地平面不是很完整，对主板的电磁辐射屏蔽作用减弱，可能导致EMI超标，在电路整改困难的情况下，可考虑在电路板下加装屏蔽金属板，或将电路板尽量靠近液晶屏的背面金属板。但如果是电源板需考虑安全距离，也可以在二者之间加绝缘层。

电源开关和电源插座的固定位置应尽量靠近电源板的电源输入端，这样可以使电源引线最短，防止引线过长造成EMI超标。

电路板与支架的连接接地依靠电路板固定孔与螺钉柱，因此这些部件应尽可能加大连接面积。

3.1.5  与EMC相关的产品工艺问题

工艺方面要注意产品内部电缆的固定路径，避免从电路板上下方走线，尽量远离电路板。

例如电源开关到电源板的连接线要远离液晶屏背光源板的逆变器，否则会影响传导性能。

电缆固定应尽量贴近接地金属板，以降低辐射；如果操作方便，电缆可以走在接地金属板的下面；对于电磁辐射强的电缆，可以用导电铝箔将其贴在金属底板上以屏蔽其辐射。

垂直电缆和水平缝隙影响水平极化方向辐射，而水平电缆和垂直缝隙影响垂直极化方向辐射。

导电铝箔可以加强不同金属件之间的接地连接，也可以起类似屏蔽罩的作用，可以灵活加以运用。

3.1.6  产品试装EMC检查列表

3.2 产品EMC摸底验证  

在产品试装完成后，如果没有什么特别配合上面的问题，就可以对样机按照总体设计方案预设的目标市场的法规标准进行EMC摸底测试，看看产品是否能够满足预设标准要求，前期设计方案能否满足标准要求都需要在这个阶段验证出来，如果还存在什么问题就需要把存在的问题定位出来，便于产品在下次PCB改板和结构正样的时候一起优化更改。

这个阶段主要是课题组会同EMC工程师共同按照产品销售市场对应标准进行相应的EMC摸底测试，如果有小问题就进行修改，没有问题就可以根据市场开拓情况决定是否启动认证。

3.3 产品EMC整改

3.3.1 辐射发射问题定位与整改

A、确认问题的辐射源：通过拔去线缆（拔去的线缆要远离整机）和关闭部分功能模 块确定辐射源；

通过对辐射频率的分析，找出造成辐射的基频及其电路上的对应点；

对电路板上的辐射也可以通过频谱分析仪的磁场和电场探头来探测。

B、确认问题后分析干扰源和耦合途径及类型（共模辐射或差模辐射）：如DDR电路相对独立，其产生的辐射一般来自于电路板；

主芯片和液晶屏的辐射往往通过LVDS线发射出来；

电源板的辐射则来自于电路板和电源板上的引线，特别是电源输入线。

C、针对分析出的结果采取相应的整改措施：可以采取改变线长、更改线缆走线路径、加装磁环、使用导电铝箔加强接地和屏蔽、软件修改参数微调干扰源频率等方式。

3.3.2 传导发射问题定位与整改

电视产品的传导发射超标，主要与电源板的设计密切相关。此外，电源线靠近电路板和信号连接线也会使传导发射超标。

检查电源线附近有无信号电缆存在，有无可能是因为信号电缆与电源线之间的耦合使电源线的传导骚扰发射超标（这种情况多见于超标频率的频段较高的情况下）。如有，或拉大两者间的距离，或采用屏蔽措施；

加装电源线滤波器（如果己经有滤波器，则换用高性能的滤波器），要特别注意安装位置（尽可能放在机箱中电源线入口端）和安装情况，要保证滤波器外壳与机箱搭接良好、接地良好；

其它电源板上的设计，重点考虑电路布局、变压器的绕线方式、Y电容的容量和位置、共模滤波电感的性能指标等。

3.3.3 ESD定位与整改

对于电视机产品，HDMI/VGA端子是ESD设计的薄弱环节，除了合理选用ESD器件外，PCB排版很重要，对于双面板，这两个器件的外壳接地最好与信号地分开，并保持较大面积与PCB接地孔良好连接，以使静电顺利入地。

如果所有端子ESD性能都较差，往往是电路中的敏感走线没有处理好，如复位信号等，可以增加滤波电容等吸收干扰。

3.4 产品认证 

应相关认证机构的要求，准备好样机和相关资料。注意样机所用器件和工艺设置应与生产时保持一致。