分享好友 电磁兼容首页 电磁兼容分类 切换频道

用于确保信号完整性的ESD保护器件新结构

2010-05-313050电子产品世界

 从图2对1.65Gbit/s数据率信号的眼图测量中,比较左上角采用0.6pF电容的ESD保护器件测得的眼图与右下角未使用ESD保护器件测得的眼图可见,ESD保护器件的电容越低,对信号质量退化的影响越小。图2中左下角和右上角显示了ESD保护器件的电容分别是2.5pF和3.5pF时眼图质量变差的情形。

  降低ESD保护器件电容的新结构和材料

  为了克服传统ESD保护二极管的局限,多年前安森美半导体已经采用突破性的工艺技术,将超低电容PIN二极管和大功率TVS二极管集成在单个裸片上,从而实现高性能片外ESD保护解决方案。这种集成型ESD保护技术既保留了传统硅TVS二极管技术的良好钳位和低泄漏性能,又将电容大幅降低至0.5pF。0.5pF的总电容使ESD保护器件适用于USB2.0高速(480Mbit/s)和高清多媒体接口(HDMI)(1.65Gbit/s)等高速应用。

然而,目前HDMI接口已经发展至1.3版本,其速率已经远远高于最初版本规定的速率。为了进一步满足高速数据接口对ESD保护器件的新要求,日本Tateyama Kagaku工业股份有限公司提出了一种具有0.2pF(±0.1pF)超低电容的ESD保护器件的结构,如图3所示。

  这种结构的独特之处在于采用了铝基厚膜片,从而制成具有很高机械强度的薄膜结构。此外,因为采用了薄膜丝印电容制作工艺,可以实现超低的电容。

  另一方面,Littlefuse公司提出了一种绝缘的压变材料(VVM),当遇到ESD瞬间冲击时,VVM变为导通并把冲击旁路到地。在ESD被消耗之后,该材料恢复绝缘状态。其核心技术在于采用了聚合体混合材料,把金属离子和半导体粒子在电容的两个电极之间混合,从而创造极低的电容值,如图4所示。

  Littlefuse提供的基于VVM材料的PulseGuard ESD抑制器件的特点在于,一方面对ESD敏感的IC提供可靠的钳位保护,另一方面提供低至0.05pF的超低电容。这是现今业内宣称最低的ESD保护器件的电容值。

« 上一页 2/3 下一页 »
收藏 0
打赏 0
评论 0
静电放电测试标准——理解和比较差异
人体模型 (HBM) 器件级测试是 ESD 测试常用的模型。它用于表征电子元件对 ESD 损坏的敏感性。该测试模拟人体对电子元件的放电,如果人体积累了残余电荷(例如,穿着袜子拖着脚走过地毯)并触摸电子设备,就会发生这

0评论2025-03-2339

电路级静电防护设计技巧与ESD防护方法
静电放电(ESD)理论研究的已经相当成熟,为了模拟分析静电事件,前人设计了很多静电放电模型。常见的静电模型有:人体模型(HBM),带电器件模型,场感应模型,场增强模型,机器模型和电容耦合模型等。芯片级一般用

3评论2021-01-28618

电路保护的意义是什么?常用的器件有哪些?
电子电路很容易在过压、过流、浪涌等情况发生的时候损坏,随着技术的发展,电子电路的产品日益多样化和复杂化,而电路保护则变得尤为重要。电路保护元件也从简单的玻璃管保险丝,变得种类更多,防护性能更优越。电路

1评论2020-10-19210

手机开发过程中 预防ESD失效的方法
现代半导体器件的规模越来越大,工作电压越来越低,导致了半导体器件对外界电磁骚扰敏感程度也大大提高。ESD对于电路引起的干扰、对元器件、电路及接口电路造成的破坏等问题越来越引起人们的重视。目前手机的功能越

0评论2018-12-25363

解析PCB板设计中抗ESD的常见防范措施
来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件

2评论2018-12-25489

如何提高隔离接口模块的ESD抗扰能力
隔离模块应用于各类复杂的工业环境中,以提升总线的抗干扰能力,但设备接口可能会采用端子与外部连接,可能会在安装、维修过程中有静电等能量输入,从而导致隔离模块损坏。那么该如何避免这样的问题呢?本文为您揭秘

0评论2018-07-02779

共享单车电子锁的防静电保护方案
全民共享,共享经济,互联网+,这些热点关键词不是说说而已。在基础公共建设比如:公路,铁路,大桥,隧道,公园已经建设完整后。我们的社会开始建设移动共享经济比如:共享自行车,共享电动自行车,共享电动汽车,共

1评论2017-08-18852