分享好友 电磁兼容首页 电磁兼容分类 切换频道

基于CMOS多功能数字芯片的ESD保护电路设计

2012-07-035211周子昂 姚遥 徐坤 张利红现代电子技术

摘要: 基于CSMC 2P2M 0 6μm CMOS工艺设计了一种ESD保护电路。整体电路采用Hspice和CSMC 2P2M的0 6μm CMOS 工艺的工艺库(06mixddct02 x24)仿真,基于CSMC 2P2M 0 6μm CMOS工艺完成版图设计,并在一款多功能故字芯片上使用,版图面椒雨积为1mm×1 mm,参与MPW(多项目晶圆)计划流片,流片测试结果表明,芯片满足设计目标。

      关键词: CMOS工艺;ESD保护电路;版图设计

      随着CMOS集成电路产业的高速发展,越来越多的CMOS芯片应用在各种电子产品中,但在电子产品系统的设计过程中,随着CMOS工艺尺寸越求越小,单位面积上集成的晶体管越来越多,极大地降低了芯片的成本,提高了芯片的运算速度。但是,随着工艺的进步和尺寸的减小,静电释放(ESD),Elecyro Static Discharge)问题变得日益严峻。据统计,在集成电路设计中大约40%的失效电路是ESD问题造成的。

      MOS晶体管是绝缘栅器件,栅极通过薄氧化层和其他电极之间绝缘。如果栅氧化层有较大的电压,会造成氧化层击穿,使器件永久破坏。随着器件尺寸减少,栅氧化层不断减薄,氧化层能承受的电压也不断下降,引起氧化层本征击穿的电场强度约为1 X 107V/cm。如栅氧化层厚度是50 nm 则可承受的最大电压约50 V,当栅氧化层厚度减少到5 nm,则所能承受的最大电压约为5 V。因此外界的噪声电压容易引起栅击穿。特别是外界各种杂散电荷会在栅极上积累,由于MOS 晶体管的栅电容很小,只要少量的电荷就能形成很大的等效栅压,引起器件和电路失效,这就是ESD问题。例如,人体所带的静电荷可产生高达几kV的电压,在80%的湿度情况下,人走过化纤地毯可能产生1.5 kV静电压。ESD对CMOS集成电路的损伤,不仅会引起MOS器件栅击穿,还可能诱发电路内部发生闩锁效畸应。另外,静电释放产生的瞬时大电流可能造成芯片局部发热,损害器件和电路。在一般的条件下,ESD不会导致器件即时失效,它往往潜伏在集成电路器件中,这种存在有潜在缺陷的器件在使用时容易失效。 特别是在深亚微米CMOS工艺中,由于溥栅氧化层的击穿电压较低,必须加入有效的在片ESD保护电路以箝位加到内部电路栅氧化层上的过充电压。

    1. ESD放电模式与设计方案

    在集成电路中和外界相连的输入、输出端子比内部器什更容易受到ESD损伤。一般电路的输入或输出端与电源和地之间的ESD应力有4种模式:
    (1)某一输入(或输出)端对地的正脉冲电压(PS模式):VSS接地,ESD正电压加到该输入输出端,对VSS放电,VDD与其他管脚悬空。
    (2)某一输入(或输出)端对地的负脉冲电压(NS模式):VSS接地,ESD负电压加到该输入输出端,对VSS放电,VDD与其他管脚脚悬空。
    (3)某一个输入或输出端相对VDD端的正脉冲电压(PD模式):VDD接地,ESD正电压加到该输入输出端,对VDD放电,VSS与其他管脚悬空。
    (4)某一个输入或输出端相对VDD端的负脉冲电压(ND模式):VDD接地,ESD负电压加在该输入输出端,对VDD放电,VSS与其他管脚悬空。

a.JPG


    防止集成电路芯片输入、输出端受到ESD应力损伤的方法是在芯片的输入和输出端增加ESD保护电路。保护电路的作用主要有两方面:一是提供ESD电流的释放通路;二是电压钳位,防止过大的电压加到MOS器件上。
 

b.JPG


    对CMOS集成电路连接到压点的输入端常采用双二极管保护电镀,图2所示为常见的ESD保护电路的结构:双二极管保护电路。二极管D1是和PMOS源、漏区同时形成的,是p+n-结构,二极管D2是和NMOS源、漏区同时形成的,是n+p-结构。当压点相对地出现负脉冲应力,则二极管D2导通,导通的二极管和电阻形成ESD电流的泄放通路。当压点相对地出现正脉冲应力,使二极管D2击穿,只要二极管D2击穿电压低于栅氧化层的击穿电压,就可以起到保护作用。类似的,当压点相对电源出现正脉冲或负脉冲应力,二极管D1起保护作用,提供静电荷的泄放通路。

    这两个二极管把加到输入级MOS晶体管栅极的电压范围如式(1)所示。

    -0.7<Vin<VDD+0.7     (1)
 
    假设二极管的正向导通电压是0.7 V。电阻的作用是限制流过二极管的电流。由于ESD应力电压都是短暂的脉冲信号,只要电流不是非常大,二极管不会被烧坏,可以持续起保护作用。图2中使用二极管作为I/O端的ESD保护电路,主要提供PD和NS模式下的电流泄放通路,但对于ND模式和PS模式,二极管处于反偏状态,反偏箝位电压过高,电流泄放能力较弱,导通电阻较高,使箝位能力不够,且产生的热量较大。

c.JPG


      图3中电路主要用于双极工艺,采用一个基极接VDD地PNP三极管和一个基极接地的NPN三极管共同构成ESD保护电路。采用这种保护电路,相对于二极管,在ND和PS模式下,可以工作在Snapback状态,具有较强的电流泄放能力和较低的维持电压。

« 上一页 1/2 下一页 »
收藏 0
打赏 0
评论 1
静电放电测试标准——理解和比较差异
人体模型 (HBM) 器件级测试是 ESD 测试常用的模型。它用于表征电子元件对 ESD 损坏的敏感性。该测试模拟人体对电子元件的放电,如果人体积累了残余电荷(例如,穿着袜子拖着脚走过地毯)并触摸电子设备,就会发生这

0评论2025-03-238

电路级静电防护设计技巧与ESD防护方法
静电放电(ESD)理论研究的已经相当成熟,为了模拟分析静电事件,前人设计了很多静电放电模型。常见的静电模型有:人体模型(HBM),带电器件模型,场感应模型,场增强模型,机器模型和电容耦合模型等。芯片级一般用

3评论2021-01-28606

电路保护的意义是什么?常用的器件有哪些?
电子电路很容易在过压、过流、浪涌等情况发生的时候损坏,随着技术的发展,电子电路的产品日益多样化和复杂化,而电路保护则变得尤为重要。电路保护元件也从简单的玻璃管保险丝,变得种类更多,防护性能更优越。电路

1评论2020-10-19207

手机开发过程中 预防ESD失效的方法
现代半导体器件的规模越来越大,工作电压越来越低,导致了半导体器件对外界电磁骚扰敏感程度也大大提高。ESD对于电路引起的干扰、对元器件、电路及接口电路造成的破坏等问题越来越引起人们的重视。目前手机的功能越

0评论2018-12-25361

解析PCB板设计中抗ESD的常见防范措施
来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件

2评论2018-12-25486

如何提高隔离接口模块的ESD抗扰能力
隔离模块应用于各类复杂的工业环境中,以提升总线的抗干扰能力,但设备接口可能会采用端子与外部连接,可能会在安装、维修过程中有静电等能量输入,从而导致隔离模块损坏。那么该如何避免这样的问题呢?本文为您揭秘

0评论2018-07-02779

共享单车电子锁的防静电保护方案
全民共享,共享经济,互联网+,这些热点关键词不是说说而已。在基础公共建设比如:公路,铁路,大桥,隧道,公园已经建设完整后。我们的社会开始建设移动共享经济比如:共享自行车,共享电动自行车,共享电动汽车,共

1评论2017-08-18852