数字电路的EMC设计主要包括有源器件的选择、时钟电路的EMC设计、数据总线和地址总线的EMC设计、阻抗匹配和接地反弹的设计、总线驱动器的滤波设计等。
首先应注意器件的选择：应优先选用器件上升沿平滑的器件。高速数字器件的布线易产生振铃。该振铃通常表现为谐波发射。通常的解决方法是在高速数据线上串一个阻尼电阻或串一个磁珠。
90%的EMI是由于10%的关键电路引起的，因此布线时要特别关注关键电路的布线。关键电路主要有时钟电路、高速数据总线、地址总线、复位线、中继线、控制线等，布线时应优先布好这些关键线路。
高速数据电路的接地设计为:一般采用多点接地，减少接地阻抗。
高速数据电路的电源设计为：
电路板入口处的电源去耦：大多数电路板的电源入口处去耦包括一个大的去耦电解电容并一到两个小的高频去耦电容，主要作用是为数字电路提供再充电，同时减少高频噪声。
器件去耦：任何钟控器件（除微处理器外），必须在电源引脚加高速电容去耦，如果提供了多个电源和地线的管脚都必须加去耦电容。
高速数据电路的布线规则为：
1、时钟线、信号和地线的位置：信号线与地线距离应较近，形成的环面积较小，时钟线两边应尽可能进行包地线处理，防止时钟信号对其他信号的串扰，且包地线要可能多的打地过孔与地平面相连，减少接地阻抗，防止地线成为一个发射天线。
2、按逻辑速度分割：当需要在电路板上布置快速、中速和低速逻辑电路时，高速的器件（快逻辑、时钟振荡器等) 应安放在靠近连接器范围内，减少天线效应、低速逻辑和存储器,应安放在远离连接器范围内。这样对共阻抗耦合、辐射和交扰的减小都是有利的。
3、应避免印制电路板导线的不连续性：◇迹线宽度不要突变 ◇导线不要突然拐角
4、输入输出线不要紧靠时钟线或振 荡器线、电源线等电磁热线，也不要紧靠复位线、中断线、控制线等敏感信号线，应尽可能避免相邻长距离的平等，减少输入输出间的串扰（差分线除外）。
5、信号走线避免“毛剌”、“锐角”、“直角”、“宽度不一致”等情况。
6、晶振走线尽可能靠近IC，且在时钟线两边进行包地处理，时钟接地脚与CPU接地脚应同层直接靠近连接，减少晶振接地回路。时钟线的线宽至少10mil,护送地线的线宽至少20 mil。
7、关键信号线（如时钟线、总线、接口信号线、很射频线、复位线、片选线）一般都是强辐射源或敏感信号线，尽可能靠近地平面布线，使其信号回路面积减少，减少其辐射强度或提高抗干扰能力。
8、高频信号线要远离时钟或晶振走线，如时钟线和高速信号线尽量不要平等走线，确因实际情况需平行走线，应用地线隔开。
9、时钟线和信号线尽量不要换层走线，如确顺实际情况需换层时，在走线过孔处，需打地过孔。
10、差分信号线应同层、等长、并行走线，保护阻抗一致，差分线间不应有其他走线。
11、关键信号线走线不要跨分区走线，如一定要跨分区走线，则在走线附近采用桥接方式，使信号形成完整回路。
12、金属外壳接地的器件如晶振，应在其投影面的顶层上铺接地铀皮，目的是通过金属外壳与接地铜皮之间的分布电容来抑制其对外辐射和提高抗干扰能力。
