2 连接 PCB 板的电缆引走的问题，如图 5。
图 5:PCB 板与电缆的电磁兼容性问题
而与电路板相连的电缆也是产生辐射问题的原因之一, 因为高速信号电流在电缆中流动由于环路和阻抗不匹配等 原因很易对外产生共模或差模的电磁辐射。
3 电路中某些器件的快速切换。
高速电路中存在着众多的高速器件,高速器件在快速的 切换时会产生大量的电流的高速变化,从而引起能量的辐 射。
4 多层印制板的板层设计不合理
图 6 PCB板间的电磁场分布
在多层电路板中,如果叠层设计不合理,叠层之间的电 磁场耦合存在天线效应,对外进行能量辐射,如图 6所示。
图 7 信号走线问题仿真分析 [3]
辐射的能量从哪里出来,如何解决?通常要花费工程 师相当长的时间来进行分析解决。图 7的仿真分析结果则很 清晰表明的产生辐射问题的机理,在高频状态下,电流总是 寻找最短路径回到源端,在存在障碍的情况下(高阻抗、环 流面积大)就会对产生辐射。
屏蔽是解决辐射问题的直接办法,但却不能根除问题 根源,并会带来许多其他问题,设计成本会上升,且在产品 生产中增加工艺的复杂性,生产成本也会增加。所以说屏蔽 是解决辐射问题的最后的办法, 绝大多数的问题都可以用最 简单的办法,也是最低成本的办法于以解决。
分析信号特性，找出问题根源,进行信号设计和 PCB 板的良好设计是解决此类问题的最佳方案, 几乎不用增加任 何成本。
二、 ESD 静电放电测试无法通过
静题的测试项目之一, 经常发生的失效现象有系统死机,系统复位,显示面板出现错误, 发生上述问题的根本原因是静电放电电流耦合到电路板中的某些走线上进入 CPU 内部, CPU 在信号状态突变时 无法有效处理或干扰引起的运行中断导致无法回复到原来 的状态,静电放电测试也是一项破坏性的测试项目,产生的 静电放电电流会经常导致器件发生物理性损坏, 这一点需要在测试中注意。
基于以上分析,在电路设计中应对于可能进行 ESD 测 试的部件进行一些处理(包括系统良好接地,控制面板绝缘 处理,关键信号隔离滤波,通信协
议的容错分析,专用接地 层的使用等)。
图 8 静电放电测试
尽管在设计时进行了大量的考虑,采取一些防止 EMC 问题的方法,但在实际测试中还会可以出现问题,这就是 EMC 问题的特性, 无法预测, 在发生 ESD 问题时, 解决方案有:
改进系统的接地设计(包括机箱机柜、控制面板、通 信电缆连接)。
改进电路板的接地设计,对外接口 ESD 接地的设计。 发现系统死机、复位或通信错误的根本原因,在 PCB 板进行相应信号处理和在软件上进行处理, 也解决 ESD 问题 的最好办法,费用最低,但难度较大、较为耗时。
