信号线的布置最好根据信号的流向顺序安排。一个电路的输出信号线不要再折回输入信号线区域。
高速信号线要尽可能地短，以免干扰其他信号线。在双面板上，必要时可在高速信号线两边加隔离地线。多层板上所有高速时钟线都应根据时钟线的长短，采用相应的屏蔽措施。
应考虑信号线阻抗匹配问题。所谓阻抗匹配就是信号线的负载应与信号线的特性阻抗相等。特性阻抗与信号线的宽度、与地线层的距离以及板村的介电常数等物理因素有关，是信号线的固有特性。阻抗不匹配将引起传输信号的反向，使数字波形产生振荡，造成逻辑混乱。通常信号线的负载是芯片，基本稳定。造成不匹配的原因主要是信号线走线过程中本身的特性阻抗的变化，例如走线的宽窄不一，走线拐弯，经过过孔等。所以，布线时应采取以下措施，使得信号线全程走线的特性阻抗保持不变：①高速信号线布置在同一层上，不经过过孔。一般数字信号线应避免穿过二个以上的过孔。②信号线拐90º直角会产生特性阻抗变化，所以拐角处应设计成弧形或轨线的外侧用两个45º角连接。③信号线不要离印制板边缘太近，留有的宽度应至少大于轨线层和地线层的距离（约为0.15mn），否则会引起特性阻抗变化，而且容易产生边缘场，增加向外的辐射。④时钟发生器如有多个负载，则不能用树型结构走线，而应用蜘蛛网型结构走线，即所有的时钟负载直接与时钟功率驱动器相互连接。
在印制板上不允许有任何电气上没有连接并悬空的金属存在，例如集成片上空闲的引脚、散热片、金属屏蔽罩、支架和板上没有利用的金属面等都应该就近接地线层。
4. 结束语
线路板设计阶段如果缺乏有效的手段分析电磁干扰，则产品可能通不过EMC标准而不能进入生产。传统的尝试性方法仍是国内设计人员普遍采用的方法，但各种各样的借助于计算机辅助设计的方法正应运而生。PROTEL99SE设计软件内部的自动布线软件包与SPICE仿真器相结合实现了具有EMC设计的PCB计算机辅助设计。
从上面布线规则可知，高速信号线要短，这可以通过配置长度约束规则来实现。对于承载高速信号的走线网络可以采用菊花链拓扑，规定允许最长走线。并行导线容易引起相互串扰，可以通过配置并行走线的最大长度来把串扰限制在允许的范围之内。由于导线的特性阻抗会引起公共阻抗干扰，所以采用PROTEL99SE布线时，可以在信号完整性功能项设计中配置阻抗约束条件来保证网络最大允许导线阻抗。同时，还可以通过设定信号完整性功能项中的上冲、下冲、延迟时间约束来保证信号的完整。
PROTEL99SE的强大设计功能为PCB电磁兼容的设计提供了一种手段。当然，设计过程中需要根据电磁干扰指标分析计算相应的布线参数，这也是该软件在电磁兼容设计中的不足之处。
