什么是阻抗(impedance)?
阻抗是传输线上输入电压对输入电流的比率值(Z0=V/I)。当一个源送出一个信号到线上，它将阻碍它驱动，直到2*TD时，源并没有看到它的改变，在这里TD是线的延时(delay)。
什么是建立时间(settling time)?
建立时间就是对于一个振荡的信号稳定到指定的最终值所需要的时间。
什么是管脚到管脚(pin-to-pin)的延时(delay)?
管脚到管脚延时是指在驱动器端状态的改变到接收器端状态的改变之间的时间。这些改变通常发生在给定电压的50%，最小延时发生在当输出第一个越过给定的阈值(threshold)，最大延时发生在当输出最后一个越过电压阈值(threshold) ，测量所有这些情况。
什么是偏移(skew)?
信号的偏移是对于同一个网络到达不同的接收器端之间的时间偏差。偏移还被用于在逻辑门上时钟和数据达到的时间偏差。
什么是斜率(slew rate)?
Slew rate就是边沿斜率(一个信号的电压有关的时间改变的比率)。I/O 的技术规范 (如PCI)状态在两个电压之间，这就是斜率(slew rate)，它是可以测量的。
什么是静态线(quiescent line)?
在当前的时钟周期内它不出现切换。另外也被称为 "stuck-at" 线或static线。串扰(Crosstalk)能够引起一个静态线在时钟周期内出现切换。
什么是假时钟(false clocking)?
假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。
什么是IBIS模型?
IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I曲线的对I/O BUFFER快速准 确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。
IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写，这个组织是由一些EDA厂商、计算机制造商、半导体厂商和大学组成的。IBIS的版本发布情况为：1993年4月第一次推出Version1.0版，同年6月经修改后发布了Version1.1版，1994年6月在San Diego通过了Version2.0版，同年12月升级为Version2.1版，1995年12 月其Version2.1版成为ANSI/EIA-656标准，1997年6月发布了Version3.0版，同年9月被接纳为IEC 62012-1 标准，1998年升级为Version3.1版，1999年1月推出了当前最新的版本Version3.2版。
IBIS本身只是一种文件格式，它说明在一标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具来读取。欲使用IBIS进行实际的仿真，需要先完成以下四件工作：
（1）获取有关芯片驱动器和接收器的原始信息源；
（2）获取一种将原始数据转换为IBIS格式的方法；
（3）提供用于仿真的可被计算机识别的布局布线信息；
（4）提供一种能够读取IBIS和布局布线格式并能够进行分析计算的软件工具。
IBIS是一种简单直观的文件格式，很适合用于类似于Spice（但不是Spice，因为IBIS文件格式不能直接被Spice工具读取）的电路仿真工具。它提供驱动器和接收器的行为描述，但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以用IBIS模型来说明它们最新的门级设计工作，而不会给其竞争对手透露过多的产品信息。并且，因为IBIS是一个简单的模型，当做简单的带负载仿真时，比相应的全Spice三极管级模型仿真要节省10～15倍的计算量。
IBIS提供两条完整的V－I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V－I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。
由上可知，IBIS模型的优点可以概括为：
当然，IBIS不是完美的，它也存在以下缺点：
- IBIS缺乏对地弹噪声的建模能力。IBIS模型2.1版包含了描述不同管脚组合的互感，从这里可以提取一些非常有用的地弹信息。它不工作的原因在于建模方式，当输出由高电平向低电平跳变时，大的地弹电压可以改变输出驱动器的行为。
