下面介绍几种有用的印制电路板降低电磁干扰的设计方案。首先，将包括单层板的设计。其余部分将集中讨论，当使用单层板局限性太大时的其他有用的方案。这里包括使用多层板等。将研究其中的每一种方案，并给出他们相对的优缺点。
4.3.1 单层印制电路板的电磁兼容设计
本节重点是如何适当布局和正确设计印制线以减少电磁干扰问题，例如通过控制电源公共阻抗的耦合、辐射发射、及引起印制线阻抗的失配。设计适用于单面板或双面板。
1) 逻辑电路布局
在印制电路板设计程序中，这大概是控制设计最早，而且是相对最容易的方面。设计建议可概括成几条：
使低电平模拟电路和数字电路尽可能远地分离（避免上述的公共阻抗耦合问题）。
高频器件应和低频器件分离，分离后的高频器件应尽可能地靠近背板和连接器；或反之，对印制板上未分离的高频电路为了减少耦合和防止高频电路对低频电路的干扰，应尽可能地远离背板和连接器。（图4.6）
对高速、中速和低速逻辑电路使用不同的面积。（图4.7）
图4.7表示适用于降低插件（卡）内部串扰、公共阻抗耦合、及辐射发射与敏感度的最佳印制电路板布局。这种分割使传送高频电流的印制线最短，而他正是引起公共阻抗耦合、串扰和辐射的主要因素。
图4.8 数字电路与模拟电路分开布局
在电路板上有模拟电路的场合，推荐的电路布局如图4.8所示。模拟电路与数字电路分离。建议对其中的逻辑电路作相同的布局（即高速逻辑电路靠近边缘）。
一旦逻辑电路被正式确定就要着手设计印制线布局，通常是借助某种计算机的辅助设计程序。
2) 印制线及互连设计
印制线设计时应遵循一条通用准则：腐蚀掉尽可能少的铜。当拟订电源分配系统时这一点特别适用；但对在空间有问题和为了防止阻抗不匹配必须控制印制线特性阻抗的场合，这一条通用准则对信号印制线不大有效。
适用于印制线设计和布局的一般准则有：
专用零伏印制线和Vcc的走线宽度≥1毫米。
电源印制线与其回线的走线应尽可能靠近。最好的方法是电源线走在电路板的一面而回线在其反面。这种布局会实现低阻抗的电源分配。
具有零伏平面的掩埋开放区域。电路板应尽可能地不透光。此措施还节省腐蚀剂。
为模拟电路提供一条零伏回线。
要检验长平行走线上的串扰。若有必要，可增加印制线间距或在走线之间增加一根零伏隔离印制线。
考虑对高速逻辑使用改进的电源分配。
为印制电路板零伏回线配置(至少是10%的)彼此隔开的连接器插脚。
为缓冲电路提供零伏印制线和连接器插脚。
图4.9表示设计印制电路板上电源线和回线的两种不同的布局方法。第一种表示不好的布局，他为高电感和高串扰提供了可能途径，所以应尽量避免由印制线形成的大回路。第二种方法使电源分配系统阻抗降低并导致回路面积减小。
