3 DSPs的硬件降噪技术
3.1 板结构、线路安排方面的降噪技术
板结构、线路安排方面的降噪技术包括：（1）采用地和电源平板；（2）平板面积要大，以便为电源祛耦提供低阻抗；（3）使表面导体最少；（4）采用窄线条（4到8密耳）以增加高频阻尼和降低电容耦合；（5）分开数字、模拟、接收器、发送器地/电源线；（6）根据频率和类型分隔PCB上的电路；（7）不要切痕PCB，切痕附近的线迹可能导致不希望的环路；（8）采用叠层结构是对大多数信号整体性问题和EMC问题的最好防范措施，它能够做到对阻抗的有效控制，其内部的走线可形成易懂和可预测的传输线结构。且要密封电源和地板层之间的线迹；（9）保持相邻激励线迹之间的间距大于线迹的宽度以使串扰最小；（10）时钟信号环路面积应尽量小；（11）高速线路和时钟信号线要短且要直接连接；（12）敏感的线迹不要与传输高电流快速开关转换信号的线迹并行；（13）不要有浮空数字输入，以防止不必要的开关转换和噪声产生；（14）避免在晶振和其它固有噪声电路下面有供电线迹；（15）相应的电源、地、信号和回路线迹要平行布景，以消除噪声；（16）使时钟线、总线和片使能端与输入/输出线和连接器分隔开来；（17）使路线时钟信号与I/O信号处于正交位置；（18）为使串扰最小，线迹用直角交叉和散置地线；（19）保护关键线迹（用4密耳到8密耳线迹以使电感最小，路线紧靠地板层，板层之间夹层结构，保护夹层的每一边都有地）。
3.2 采用去耦降噪技术
采用去耦降噪技术有下面几种方法：（1）对电源线和所有进入PCB的信号进行滤波，在IC的每一个点引脚处用高频低电感陶瓷电容（14MHz用0.1uF，超过15MHz用0.01uF）进行去耦；（2）旁路模拟电路的所有电源供电和基准电压引脚、旁路快速开关器件和在器件引线处对电源/地去耦；（3）用多级滤波来衰减多频段电源噪声；（4）把晶振安装嵌入到板上并且接地；（5）在适当的地方加屏蔽；（6）安排邻近地线紧靠信号线，以便更有效地阻止出现新的电场；（7）把去耦线驱动器和接收器适当地放置在紧靠实际的I/O接口处，这可降低PCB与其它电路的耦合，并使辐射和敏感度降低；（8）对有干扰的引线进行屏蔽和绞在一起，以消除PCB上的相互耦合；（9）在感性负载上加箝位二极管。
4 DSPs软件方面的降噪技术
4.1 采用拦截失控程序的方法
主要有：（1）在程序设计时应多采用单字节指令，并在关键处插入一些空操作指令，或将
有效单字节指令重复几次，这样可保护其后的指令不被拆散，使程序运行走上正轨；（2）加入软件陷阱：当PC值失控使程序失控后，CPU进入非程序区，这时可用一条引导指令，强迫程序进入初始入口状态，进入程序区。可每隔一段设置一个陷阱。（3）软件复位：当程序"走飞"时，运行监视系统，使系统自动复位而重新初始化。
4.2 设立标志判断
定义某单元为标志，在模块主程序中把该单元的值设为某个特征值，然后在主程序的最
后判断该单元的值是否不变，不同了说明有误，程序就转入错误处理子程序。
4.3 增加数据安全备份
重要的数据用两个以上的存储区存放，还可以用大容量的外部RAM，将数据作备份。永久性数据制成表格固化在EPROM中，这样既能防止数据和表格遭破坏，又能保证程序逻辑混乱时不将数据当指令去运行[3]。
5 利用EDA工具设计DSPs时应考虑的几个电磁兼容问题
高速数字电路的设计一方面需要设计人员的经验，另一方面需要优秀的EDA工具的支持，EDA软件己走向了多功能、智能化。在早期的电路板设计工具中，布局有专门的布局软件，布线也有专门的布线软件，两者之间没什么联系。随着球栅阵列封装的高密度单芯片、高密度连接器、微孔内建技术以及3D板在印刷电路板设计中的应用，布局和布线已越来越一体化了，并成为了设计过程的重要组成部分。自动布局和自由角度布线等软件技术已渐渐成为解决这类高度一体化问题的重要方法，利用此类软件能在规定时间范围内设计出可制造的电路板。在目前，由于产品上市时间越来越短，手动布线极为耗时，己不能适应要求。因此，现在要求布局布线工具具有自动布线功能，以快速响应市场对产品设计提出的更高要求。但是，在利用EDA工具设计DSPs时，要特别注意下面几个电磁兼容问题。
5.1 采用自动布线技术
由于要考虑电磁兼容及电磁干扰、串扰、信号延迟和差分对布线等高密度设计因素，布局布线的约束条件每年都在增加。例如：在几年前，一般的电路板仅需6个差分对来进行布线，而现在则需600对。在一定时间内仅依赖手动布线来实现这600对布线是不可能的，因此自动布线工具是必不可少的。尽管与几年前相比，当今设计中的节点(net)数目没有大的改变，只是硅片复杂性有所增加，但是设计中重要节点的比例大大增加了。当然，对于某些特别重要的节点，要求布局布线工具能够加以区分，但无需对每个管脚或节点都加以限制。
