3. 电磁兼容技术在PCB设计中的应用
目前产品的电磁兼容问题常常在检测机构对产品进行电磁兼容测试以后才去解决，甚至当产品使用后出现问题时才去补救。这样做非但费时费力，而且不能从根本上解决问题。因此，应该在产品开发的最初阶段就进行电磁兼容设计。由于PCB板上的电子器件密度越来越大，走线越来越窄，信号的频率越来越高，不可避免地会引入EMC（电磁兼容）和EMI（电磁干扰）的剖一。所以，设计目的是使板上各部分电路之间没有相互干扰，并使印制板对外的传导发射和辐射发射尽可能降低，达到有关标准要求。外部的传导干扰和辐射干扰对板上的电路基本无影响，实际上在设计中采取正确的措施常常能同时直到抗干扰和抑制发射的作用。在设计印制电路板布线时，首先要选取印制板类型，然后确定元器件在板上的位置，再依次布置地线、电源线、高速信号线和低速信号线。
（1）印制电路板的选取。印制电路板有单面、双面和多层板之分。单面和双面板一般用于低、中密度布线的电路和集成度较低的电路。多层板适用于高密度布线、高集成度芯片的调整数字电路。
（2）元器件布置。首先应对板上的元器件分组，目的是对印制板上的空间进行分割，同组的放在一起，以便在空间上保证各组的元器件不致于相互干扰。一般先按使用电源电压分组，再按数字与模拟、高速与低速以及电流大小等进一步分组。不相容的器件要分开布置，例如发热元件远离关键集成电路，磁性元件要屏蔽，敏感器件则应远离CPU时钟发生器等。
连接器及其引脚应根据元器件在板上的位置确定。所有连接器最好放在印制板的一侧，尽量避免从两侧引出电缆，以便减小共模电流辐射。高速器件（频率大于10MHz或上升时间小于2ns的器件）尽可能远离连接器。I/O驱动器则应紧靠连接器，以免I/O信号在板上长距离走线，耦合上干扰信号。
（3）地线的布置。布置地线时首先考虑的问题是“分地”，即根据不同的电源电压，数字电路和模拟电路分别设置地线。在多层印制板中有专门的地线层，在地线层上用“划沟”的方法来分地。但是，分地并不是把各种地完全隔离，而是在适当的位置仍需把不同的地短接起来，以保证整个地线的电连续性，短接通道有时也形象地称之为“桥”。桥应该有足够的宽度。
布置地线时要注意以下几点：①多层板信号层上的高速信号轨线不能横跨地线层上的沟。②A/D变换器芯片如只有一个地线引脚，则该芯片应安放在连接模拟地和数字地的桥上，避免数字信号回流饶沟而行。③连接器不要跨装在地线沟上，因为沟两边的地电位可能差别较大，从而通过外接电缆产生共模辐射骚扰。④双面板的地线通常采用井字形网状结构，即一面安排成梳形结构地线，另一面安排几条与之垂直的地线，交叉处用过孔连接。网状结构能减小信号电流的环路面积。地线应尽可能地粗，以减小地线上的分布电感。
（4）电源线的布置。印制板上的电源供电线由于给板上的数字逻辑器件供电，线路中存在着瞬态变化的供电电流，因此将向空间辐射电磁骚扰。供电线路电感又将引起共阻抗耦合干扰，同时会影响集成片的响应速度和引起供电电压的振荡。一般采用滤波去耦电容和减小供电线路特性阻抗的方法来抑制电源线中存在的骚扰。
双面板上采用轨线对供电。轨线应尽可能粗，并相互靠近。供电环路面积应减小到最低程度，不同电源的供电环路不要相互重叠。如印刷板上布线密度较高不易达到上述要求，则可采用小型电源母线条插在板上供电。多层板的供电有专用的电源层和地线层，面积大，间距小，特性阻抗可小于1Ω。
印制电路板上的供电线路应加滤波器和去耦电容。在板的电源引入端使用大容量的电解电容（10μF～100μF）作低频滤波，再并联一只0.01μF～0.1μF的陶瓷电容作高频滤波。板上集成片的电源引脚和地线引脚之间应加0.01μF的陶瓷电容进行去耦，至少每3块集成片应有一个去耦电容。去耦电容应贴近集成片安装，连接线应尽量短，最大不超过4cm。去耦回路的面积也应可能减小。多层板的电源层和地线层之间的电容也参与去耦，主要是对频率较高的频段而言的。如果层电容量不足，板上可再另加去耦电容。采用表面安装（STM）的去耦电容可以进一步减小去耦回路的面积，达到良好的滤波效果。TZT安规与电磁兼容网
（5）信号线的布置。不相容的信号线（数字与模拟、高速与低速、大电流与小电流、高电压与低电压等）应相互远离，不要平等走线。分布在不同层上的信号线走向应相互垂直。这样可以减少线间的电场和磁场耦合干扰。

信号线的布置最好根据信号的流向顺序安排。一个电路的输出信号线不要再折回输入信号线区域。
高速信号线要尽可能地短，以免干扰其他信号线。在双面板上，必要时可在高速信号线两边加隔离地线。多层板上所有高速时钟线都应根据时钟线的长短，采用相应的屏蔽措施。
应考虑信号线阻抗匹配问题。所谓阻抗匹配就是信号线的负载应与信号线的特性阻抗相等。特性阻抗与信号线的宽度、与地线层的距离以及板村的介电常数等物理因素有关，是信号线的固有特性。阻抗不匹配将引起传输信号的反向，使数字波形产生振荡，造成逻辑混乱。通常信号线的负载是芯片，基本稳定。造成不匹配的原因主要是信号线走线过程中本身的特性阻抗的变化，例如走线的宽窄不一，走线拐弯，经过过孔等。所以，布线时应采取以下措施，使得信号线全程走线的特性阻抗保持不变：①高速信号线布置在同一层上，不经过过孔。一般数字信号线应避免穿过二个以上的过孔。②信号线拐90º直角会产生特性阻抗变化，所以拐角处应设计成弧形或轨线的外侧用两个45º角连接。③信号线不要离印制板边缘太近，留有的宽度应至少大于轨线层和地线层的距离（约为0.15mn），否则会引起特性阻抗变化，而且容易产生边缘场，增加向外的辐射。④时钟发生器如有多个负载，则不能用树型结构走线，而应用蜘蛛网型结构走线，即所有的时钟负载直接与时钟功率驱动器相互连接。

在印制板上不允许有任何电气上没有连接并悬空的金属存在，例如集成片上空闲的引脚、散热片、金属屏蔽罩、支架和板上没有利用的金属面等都应该就近接地线层。
4. 结束语
线路板设计阶段如果缺乏有效的手段分析电磁干扰，则产品可能通不过EMC标准而不能进入生产。传统的尝试性方法仍是国内设计人员普遍采用的方法，但各种各样的借助于计算机辅助设计的方法正应运而生。PROTEL99SE设计软件内部的自动布线软件包与SPICE仿真器相结合实现了具有EMC设计的PCB计算机辅助设计。
从上面布线规则可知，高速信号线要短，这可以通过配置长度约束规则来实现。对于承载高速信号的走线网络可以采用菊花链拓扑，规定允许最长走线。并行导线容易引起相互串扰，可以通过配置并行走线的最大长度来把串扰限制在允许的范围之内。由于导线的特性阻抗会引起公共阻抗干扰，所以采用PROTEL99SE布线时，可以在信号完整性功能项设计中配置阻抗约束条件来保证网络最大允许导线阻抗。同时，还可以通过设定信号完整性功能项中的上冲、下冲、延迟时间约束来保证信号的完整。
PROTEL99SE的强大设计功能为PCB电磁兼容的设计提供了一种手段。当然，设计过程中需要根据电磁干扰指标分析计算相应的布线参数，这也是该软件在电磁兼容设计中的不足之处。