苏州莱瑞测信息科技有限公司

多路输出反激式电源电磁兼容问题研究

   2008-11-30 1600

 3.1 减弱差模辐射耦合

  如图2所示,耦合途径为寄生磁耦合电感M通过干扰源产生的噪声磁场与被干扰回路发生磁通铰链而形成。设噪声磁场的磁通密度为B,穿过一个闭合面积为S的回路,则在该回路感生出干扰电压e,即

 

  e=-(d∫BS)/dt(4)

  式中:B和S均为矢量。

  结合式(1)及式(4)容易推得,寄生磁耦合电感M与涉及的干扰回路面积S成正比例关系。在图2中,存在有较大的di/dt的回路主要包括变压器输入侧环路S0,二次侧环路S1和S2以及驱动环路S3。

  仔细设计电路板走线,尽可能减小上述回路的围绕面积。将高频去耦电容Cd0尽量靠近变压器原边和MOS管,Cd1尽量靠近负载,以求减小围绕面积S0与S2,并且要求Cd0和Cd1是低ESR和低ESL的电容器。

  电源输出端至负载的引线应尽可能地短,而且多路输出每一路都要使用双绞线,因为,相邻绞环中在同一导体上产生的电动势方向相反,相互抵消,这对电磁干扰起到较好的抑制作用。

  3.2 减弱共模辐射耦合

  参照图3,由式(2)可得,共模电流Icm1及Icm2的幅值与两电气节点①与②处dv/dt和对PE(安全地)的分布电容Cd1和Cd2的积成正比。图中节点①是MOS管漏极与变压器原边的连接点,节点②为变压器二次侧与输出二极管的连接点。共模电流辐射强度与共模电流围绕回路面积有关,也就是说,电磁辐射强度和电流环路面积成正比,这里环路面积用阴影面积表示。因此,减弱共模辐射耦合应从3个方面入手,即减小dv/dt;减小分布电容;减小共模电流环路面积。

  节点①及②存在非常大的电压瞬变,因而在节点①及②处布线应当占用尽可能小的面积,以减小分布电容值。分布电容一般为pF级,因而在低频段(<1MHz)其阻抗影响非常显著,需要滤波器对共模电流进行衰减,共模扼流圈电感值一般取10~100mH。

  装在MOS管上的散热器由于表面积很大,其对节点①的分布电容必须考虑。由图4可知,采用屏蔽方法将铜箔夹在散热器和MOS管之间,使原有分布电容Ck变成相互串联的Ck1和Ck2,从而减小了分布电容。散热器和变压器磁芯同样存在电压瞬变,将散热器和磁芯屏蔽分别就近与节点③及④连接,用以抑制散热器和磁芯的电压瞬变,并缩短共模电流的耦合路径。

  3.3 减弱公共阻抗传导耦合

  减弱公共阻抗传导耦合,就是仔细布线以避免两电气回路的公共阻抗部分。其中尤为重要的是地线的铺设,要遵循“模拟部分地和数字部分地分开,功率部分地和控制部分地分开”的原则在实际铺设中采取了“星状地”形式,如图5所示,避免使用环形地。所谓“星状地”是指不同回路地单独走线,最后汇集到一点O。O点通常是去耦电容或者滤波电容的阴极。比如在控制芯片周围,驱动回路的地单独从控制芯片的去耦电容(O1点)出发,连接到输入端滤波电容处(O2点),而MOS管源极功率部分引线也直接接入O2点。电压和电流反馈信号的地线均单独接入星状点O1。

  图5中L1及L2分别为电压反馈和电流反馈的地线接入端。Cd1为控制(驱动)电路的电源去耦电容,Cd0为输入滤波电容。

 
反对 0举报收藏 0打赏 0评论 0
免责声明:凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。
 
更多>相关阅读