苏州莱瑞测信息科技有限公司

便携式设备高速端口的ESD防护

   2009-04-20 电子设计技术1930
本文导读:       在高速数据率下,低电容 ESD 保护对于保持 USB 2.0、IEEE 1394 以及 ITV操作中使用的 DVI和HDMI 协议的数据完整性是很关键的。  全世界有数百万的家庭都已经在通过卫星电

       在高速数据率下,低电容 ESD 保护对于保持 USB 2.0、IEEE 1394 以及 ITV操作中使用的 DVI和HDMI 协议的数据完整性是很关键的。

  全世界有数百万的家庭都已经在通过卫星电视、有线电视以及陆地广播享用互动式电视 (ITV)服务 。借助于计算机技术,ATSC ACAP协议正在通过数据广播 (PC 下载) 以及实时互动应用服务成为富有生命力的广播服务。

  随着这些行业的汇聚联合,制造商必须对设备需求作出响应,以便容纳更高的数据率以及符合当前和拟议中的通信需求。另外,保护昂贵的设备不会受到因用户错误操作、环境危害或电源变化所引起的致命的损坏也是一项关键的设计课题。
USB 2.0、IEEE 1394、ITV 应用和操作中使用的数字式可视接口(DVI)和高清晰度多媒体接口(HDMI)协议允许高速数据传输率,并可以支持即插即用热插拔安装和操作。但这些外部端口很容易受到来自工作环境和周边设备的破坏性的 ESD 脉冲的伤害。ESD抑制器件除了保护数据传输线路之外,必须保持其信号的完整性。

图1器件电容对信号波形的影响

通常,USB2.0支持480Mbps的数据传输;DVI和HDMI协议更是分别支持高达 8Gbps和5Gbps 的数据传输带宽。在USB2.0、DVI和HDMI的高速数据率下,传统保护装置的寄生电容可能破坏信号的完整性或令其失真。失真表现为由较慢的上升和下降时间所致的高态/低态瞬变的前沿和后沿被修圆。上升和下降时间较慢会给系统带来一些问题,其中最重要的是时序问题。电路在特定的时间需要稳定的“高”态和“低”态。随着各状态之间过渡时间的增加,电路有可能检测到不完整的过渡期,从而将数据误差引入系统。表1是不同寄生电容ESD抑制器件对数据上升沿时间(10%~90%高电平)所造成的影响比较。
表1上升时间与电容之间的关系

传输速率为12Mbps时,其保持电平的时间要长得多(80ns)。在此数据传输率条件下,1OpF或更小的电容值将使得数据通过时的失真最小。当传输速率提高到480Mbps时,信号具有短得多的电平保持时间(2.0ns)。此时1OpF电容的ESD抑制器件已经引起波形失真:它减少了电平保持时间并使前沿和后沿的形状大为改变。而660 pF电容的ESD抑制器件则造成了相当大的失真,以致于波形甚至无法达到信号工作电压。图1显示了不同ESD抑制器件对480Mbps数据波形的影响。

图2ESD器件应用领域比较

这些数据揭示了在进行超高速系统的数据传输线路保护时ESD抑制器的电容特性的重要性。尽管现有的各种抑制器均能够提供有效的ESD 保护功能,但不能以牺牲系统的信号完整性为代价。因此,在把ESD抑制器引入电路设计之前,必须对其电容有所考虑。具有极低电容值的ESD抑制元件(如PESD器件)能够在提供ESD保护功能的同时保持高速数据信号的数据完整性。由于传输最高速率的不同,不同的数据接口所能接受的最高电容是不一样的。譬如,USB2.0数据线上的寄生电容一般控制在10pF以内,而DVI或HDMI数据接口要求则更低,通常低于1pF(图2)。  

  高速信号和瞬变(如ESD)还带来了另一个寄生特性—电感。尤其值得关注的是用来实现连接器、芯片及其他任何配套元件之间互连的电路板上迹线的寄生电感。与电容效应相似,由电路板迹线所产生的电感将不会影响低频信号。但是,在高速条件下,这种电感将产生有可能影响信号完整性的阻抗分量。当高频信号(如ESD)通过时,少量的迹线电感可能转换成巨大的阻抗。设计师可通过在ESD抑制器和受保护芯片之间设置尽可能大的距离的方法来利用上述特性完善ESD器件和IC本身间的协同、耦合。

 
反对 0举报收藏 0打赏 0评论 0
免责声明:凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。
 
更多>相关阅读
推荐图文
推荐电磁兼容
阅读排行
网站首页  |  网站介绍  |  版权声明  |  积分规则  |  定制推广  |  服务协议  |  隐私政策  |  联系我们  |  广告服务  |  会员服务  |  排名推广  |  网站留言  |  RSS订阅  |  网站地图  |  违规举报