如何降低MOSFET损耗并提升EMI性能

   2016-05-20 安规与电磁兼容网4240
本文导读:摘要: 本文主要阐述了MOSFET在模块电源中的应用,分析了MOSFET损耗特点,提出了优化方法;并且阐述了优化方法与EMI之间的关系。关键词:MOSFET 损耗分析 EMI一、引言MOSFET作为主要的开关功率器件之一,被大量应用于

摘要: 本文主要阐述了MOSFET在模块电源中的应用,分析了MOSFET损耗特点,提出了优化方法;并且阐述了优化方法与EMI之间的关系。

关键词:MOSFET  损耗分析   EMI

一、引言

MOSFET作为主要的开关功率器件之一,被大量应用于模块电源。了解MOSFET的损耗组成并对其分析,有利于优化MOSFET损耗,提高模块电源的功率;但是一味的减少MOSFET的损耗及其他方面的损耗,反而会引起更严重的EMI问题,导致整个系统不能稳定工作。所以需要在减少MOSFET的损耗的同时需要兼顾模块电源的EMI性能。

二、开关管MOSFET的功耗分析

MOSFET的损耗主要有以下部分组成:1.通态损耗;2.导通损耗;3.关断损耗;4.驱动损耗;5.吸收损耗;随着模块电源的体积减小,需要将开关频率进一步提高,进而导致开通损耗和关断损耗的增加,例如300kHz的驱动频率下,开通损耗和关断损耗的比例已经是总损耗主要部分了。



MOSFET导通与关断过程中都会产生损耗,在这两个转换过程中,漏极电压与漏极电流、栅源电压与电荷之间的关系如图1和图2所示,现以导通转换过程为例进行分析:

t0-t1区间:栅极电压从0上升到门限电压Uth,开关管为导通,无漏极电流通过这一区间不产生损耗;

t1-t2区间:栅极电压达到Vth,漏极电流ID开始增加,到t2时刻达到最大值,但是漏源电压保持截止时高电平不变,从图1可以看出,此部分有VDS与ID有重叠,MOSFET功耗增大;

t2-t3区间:从t2时刻开始,漏源电压VDS开始下降,引起密勒电容效应,使得栅极电压不能上升而出现平台,t2-t3时刻电荷量等于Qgd,t3时刻开始漏极电压下降到最小值;此部分有VDS与ID有重叠,MOSFET功耗增大

t3-t4区间:栅极电压从平台上升至最后的驱动电压(模块电源一般设定为12V),上升的栅压使导通电阻进一步减少,MOSFET进入完全导通状态;此时损耗转化为导通损耗。

关断过程与导通过程相似,只不过是波形相反而已;关于MOSFET的导通损耗与关断损耗的分析过程,有很多文献可以参考,这里直接引用《张兴柱之MOSFET分析》的总结公式如下:

 
收藏 0评论 0
免责声明:凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。
 
更多>相关阅读
推荐图文
推荐电磁兼容
阅读排行
点赞排行
网站首页
网站介绍
版权声明
积分规则
服务协议
隐私政策
网站服务
广告服务
会员服务
排名推广
定制推广
积分换礼

RSS订阅
网站留言
网站地图
违规举报

微信公众号

联系我们
苏州市姑苏区三香路979号中翔经贸大楼7楼
服务电话:0512-68157565
客服热线:17314226061
电子邮件:service@lairuice.com