数据转换器（ADC／DAC）为电子系统进行创新的领域。以前，系统设计师失败在于只见研究论文或者因经济因素而不可行，但是现在，系统设计师已经可以利来结构式方法创新设计。使用高效能数据转换器的系统设计上最重大的挑战是实现频率产生区块，一个用来取样输入讯号的设计常常会因为频率限制，造成设计师必需依赖非常昂贵的频率产生器来使系统达到可接受的效能等级。

本文分为两部分：第一部分针对负责实行高效能数据转换的系统设计师，提供一些基本工具，强调频率特性对数据转换器效能的重要性，并讨论一些频率效能的基本观念。接着，详细分析时序装置。最后，针对特定应用提出修改时序装置效能的方法。第二部分将以第一部分为基础来讨论设计师必须在系统阶层的关键取舍。

信号的取样 – 时域观点

图一中，（b）显示非对称梯形脉波的输入波形（Vin）。如果使用完美的数据转换器与 无噪声频率来量化Vin，则图一（a）显示输入波形的图形。同时，图一（b）中黑色的点代表所需的取样点。图一（a）上半的曲线显示这些点的平移，而这些点形成波形无失真的副本。假设取样频率有噪声（抖动）成分，图一（b）中阴影区表示取样频率边缘可能发生的时间范围。红色的点代表偏离的取样位置，这些点落在可能的频率边缘的范围内，但并不在阴影区的的中央。图 1（c）显示偏离的取样位置，而记录在Y-轴上的各个数值为（偏离的）取样点Vin 的振幅。由于数据撷取系统不知道任何对于频率噪声或任何补偿方式，在 X-轴上各个相对应的数值为在正确时间上的「完美的」 取样点。

图一 失真与频率抖动

偏离的取样值主要是因为取样频率的抖动。图一（c）红色的曲线显示其结果，也就是原始输入波形的失真版本。观察这些图形后可得到三个结论：
1.即使 ADC 是完美的，含有噪声的取样频率会引入噪声与不需要的失真。以ADC取样讯号的流程与RF领域中混频的流程很类似。将讯号与含有噪声的频率混合会得到对所需的讯号在频域「扩展」及转换效应（参见图二）。

2.输入讯号 Vin的频率决定对频率噪声的灵敏度。很显然的，如果讯号本身不随时间而改变，在任何位置对讯号进行取样，并不会有差别（梯形的上方）。然而，如果取样频率含有噪声，当输入频率愈大时，由完美的数据转换器所产生的误差也愈大。

3.基本上，ADC 有两个维度的分辨率：量化切细的程度（由ADC的特性所决定），以及数据转换系统可以恒定地对讯号在精确的区间进行取样的能力（由取样频率产生系统特性与ADC 本质的限制所决定）。

图 二 取样与混频 频率效能与数据转换器参数
取样频率对ADC／DAC效能的重要性是不言而喻的；然而，了解以上三项结论如何对应到数据转换器效能参数将很有帮助。图 3 显示一小段输入波形，其中所需的取样点为ADC 输入端从追踪到保留的切换点。实际可能发生的取样点举例的范围是由标有 tj 的区域所限定的。在可能的取样区间内可观察的输入讯号位准的范围标为VRMS。

图 三 数据转换器取样流程 假设输入正弦波，Vin 为

（公式1）

对时间进行微分，可得到讯号斜率

（公式2）

取RMS 值，可得

（公式3）

因此，由于抖动造成的RMS误差电压为

（公式4）

讯杂比（SNR）定义为，

（公式5）

因此，由于抖动造成的SNR 成分为：

（公式6）

公式 6中的抖动值 tj（总抖动）包含两个主要的成分：ADC本身的本质抖动与取样频率的抖动。这些参数为随机的，而且是彼此独立，因此总抖动 tj 的计算是取ADC 本质抖动与取样频率抖动的「方和根」。公式 6 可用来绘制各种特定抖动值的图形。可以传递低于 1 ps RMS（1 kHz – 30 MHz）抖动效能的频率是非常难实现，但仍是可取得的。 

图 四 数据转换器 SNR SNR 与系统效能

第二部分将讨论许多系统效能方面的细节。Shannon的公式是一种解释为何SNR 是系统效能最佳化的重要参数：

（公式7）

其中：

C 是频道容量，单位为 bps B 是总系统频宽，单位为 Hz

多媒体内容需要大量的频道容量 C。设计师可透过选择传输媒体或开启更大的接收器频宽来控制系统频宽。虽然有时无可避免，但开启更大的接收器频宽可能对 SNR 有负面影响，传输媒体的频宽可能无法由设计师进行可调式的控制，特别是无线系统。在无线系统中，法令依照频谱的分配来管制频道的频宽。显然在此情况下，设计师要着重于对 SNR最佳化。