苏州莱瑞测信息科技有限公司

CMOS电路中ESD保护结构的设计

   2008-09-20 4310


  图5(b)展示了这一过程的I-V特性,其中(Vt1,It1)为衬底和源之间的PN结正偏,横向晶体管开启时的电压电流,(Vh,Ih)为NMOS横向晶体管的钳位电压和电流,(Vt2,It2)是NMOS横向晶体管发生二次击穿时的电压和电流。NMOS管正常工作的区域在Vop之内。为了防止如噪音等外界影响,使NMOS在正常工作区域触发,Vop与Vh之间需要一个安全区。Vox是NMOS管的栅氧击穿电压。如果ESD保护器件的电压设计在安全区与栅氧击穿区之间,电流设计在It2以内,ESD保护器件就能在不损伤管子也不影响工作电路的情况下完成对电路的保护。


  
  图5 (a)NMOS管有一个横向寄生n-p-n(源极-p型衬底-漏极)晶体管。Rsub为衬底电阻(b)ESD设计窗口。
  
  我们可以通过ESD钳制电路的HBM耐压值来推断ESD钳制电路器件的大概宽度。如果GGNMOS可通的最大电流密度是10mA/μm, 则要达到2kV HBM耐压值,这个ESD钳制电路要经受1.33A的电流(图1),NMOS的宽度至少是133μm。为了在较小的面积内画出大尺寸的NMOS管子,在版图中我们采用常把它画成手指型(finger-type),把NMOS管中的单一“手指”作为一个单元,然后多次引用这个单元。画版图时应严格遵循I/O ESD的设计规则。

  为了进一步降低输出驱动上NMOS在ESD时两端的电压,可在ESD保护器件与GGNMOS之间加一个电阻(图6)。这个电阻不能影响工作信号,因此不能太大。画版图时可采用多晶硅(poly)电阻。
  
  
  
  图6 (a)PAD到VSS电流通路的等效电路图(b)ESD发生时的I-V特性图,电阻Rs会让ODESD耐压值有一个Ir2OD*RS的偏移。
 
免责声明:凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。
 
更多>相关阅读
推荐图文
推荐电磁兼容
阅读排行
点赞排行
网站首页
网站介绍
版权声明
积分规则
服务协议
隐私政策
网站服务
广告服务
会员服务
排名推广
定制推广
积分换礼

RSS订阅
网站留言
网站地图
违规举报

微信公众号

联系我们
苏州市姑苏区三香路979号中翔经贸大楼7楼
服务电话:0512-68157565
客服热线:17314226061
电子邮件:service@lairuice.com